UEF 3.3

Architecture évoluées des Ordinateurs

Département
Second cycle
Année d étude
1ére Année
Semestre
2
Crédit
4
Coefficient
4
Enseignants du module
ELARBI BOUDIHIR MOHAMED

Pré requis :

Architecture des ordinateurs I, Architecture des ordinateurs II.

OBJECTIFS :

L’objectif de ce cours est de donner à l’étudiant des connaissances sur les performances, et les
interactions entre les différents composants fonctionnels d’un système informatique.
A l’issue de ce cours, il doit acquérir des compétences pour structurer correctement ses programmes de telle sorte qu’ils soient exécutés plus efficacement sur une machine réelle. En choisissant un système à utiliser, il doit être capable de comprendre les compromis entre les différents composants, tels que la fréquence d’horloge du CPU, la taille mémoire, la mémoire cache…

CONTENU DU MODULE :

  • I. Architecture logicielle et microarchitecture du processeur (2h)

1. Rappels
2 .Les microcontrôleurs et DSP.

  • II. Mesure des performances d’une architecture à jeu d’instructions (3h)

1. Introduction
2. Equations de performance de l’UC
3. Unités de mesure des performances
4. Programmes de tests
5. Accélération des calculs, loi d’Amdahl

  • III. Hiérarchie mémoire (2h)

1. Rappels
2. Mémoire virtuelle

  • IV. Microarchitectures pipelinées (6h)

1. Motivation
2. Principe du pipeline
3. Contraintes du pipeline
4. Aléas structurels et leur résolution
5. Aléas de données et leur résolution
6. Aléas de contrôle et leur résolution
7. Performances des systèmes pipelinés

  • V. Architectures superscalaires et VLIW (5h)

1. Motivation
2. Principe des microcarchitectures superscalaires
3. Contraintes de lancement
4. Aléas structurels et leur résolution
5. Aléas de données et leur résolution
6. Aléas de contrôle et leur résolution
7. Remise en ordre
8. Exemples de processeurs superscalaires
9. Principe des architectures VLIW
10. Déroulement des instructions
11. Format des instructions
12. Comparaison entre processeurs VLIW et superscalaires

  • VI. Architectures CISC et RISC (3h)

1. Historique et contexte d’apparition des processeurs CISC
2. Caractéristiques, et jeux d’instructions des CISC (exemples et caractéristiques)
3. Inconvénients des processeurs CISC
4. Exemples de machines CISC
5. Justification de l’apparition des processeurs RISC
6. Caractéristiques des processeurs RISC
7. Jeu d’instruction des processeurs RISC
8. Gestion des variables locales dans les processeurs RISC (utilisation des registres
et fenêtres de registres)
9. Gestion des variables globales
10. Rôle du compilateur
11. Techniques d’accélération des processeurs RISC
12. Exemples de processeurs RISC
13. Comparaison CISC/RISC
14. Tendances des processeurs actuels

  • VII. Processeurs multicore (2h)

1. Historique des processeurs multicore
2. Définition d’un processeur multicore
3. Avantages des processeurs multicore
4. Constructeurs et marché du multicore
5. Applications des processeurs multicore
6. Fonctionnement d’un processeur multicore
7. Techniques de fabrication des processeurs multicore
8. Mise en oeuvre de la technologie multicore
9. Comparaison des processeurs multicore
10. Avenir des processeurs multicore

  • VIII. Architectures multiprocesseurs (3h)

1. Justification du parallélisme
2. Classification de Flynn,
3. Les architectures SISD,
4. Les architectures SIMD
5. Les architectures MISD
6. Les architectures MIMD
7. Critères de classification des architectures MIMD
8. MIMD à mémoires partagée( les SMP)
9. MIMD à mémoires distribuée (les clusters de PC)
10. Comparaison clusters/SMP
11. Systèmes UMA et NUMA
12. Les réseaux d’interconnexion
13. Exemples de processeurs MIMD

  • IX. Tendances des nouveaux calculateurs (4h)
course

Consultez les ressources disponibles concernant ce module sur le moteur de recherche de la bibliothèque, ou accédez directement au cours de vos enseignants via la plateforme de téléenseignement de l’école « e-learn ».